2nm 양산이 본격화된 2025년 말 이후, 글로벌 반도체 산업의 시선은 빠르게 1.4nm 세대로 이동하고 있습니다. 초미세 공정은 단순한 기술 진화가 아니라 국가 경쟁력과 직결된 전략 자산입니다. 그리고 그 중심에는 네덜란드 노광 장비 기업 ASML의 High NA EUV가 자리하고 있습니다.
기존 EUV는 NA 0.33 기반이었습니다. High NA EUV는 이를 0.55까지 끌어올리며 해상도를 비약적으로 개선합니다. 이론적으로 단일 노광 해상도가 약 13nm 수준에서 8nm 수준으로 줄어듭니다. 이는 1.4nm 로직 공정과 10nm급 이하 DRAM 패터닝에서 멀티패터닝 부담을 완화할 수 있다는 의미입니다.
그러나 High NA EUV는 만능 해결책이 아닙니다. 장비 가격은 약 3억 8천만 달러 수준으로 알려져 있으며, 장비 한 대가 공장 CAPEX 구조를 흔들 수 있는 규모입니다. 단순 도입만으로 경쟁력이 확보되는 것이 아니라 마스크 기술, 식각 공정, 계측, 결함 관리까지 통합 최적화가 필요합니다.
미국의 Intel은 업계 최초로 High NA EUV 장비를 도입했습니다. 14A 공정 개발에 적용하며 기술 반전을 시도하고 있습니다. 인텔 전략의 핵심은 선행 학습입니다. High NA EUV 운용 경험을 조기에 축적해 1.4nm 전환 시 수율 안정화를 빠르게 달성하겠다는 계산입니다.
한국의 Samsung Electronics도 High NA EUV를 도입하며 2nm 라인에 적용했습니다. 삼성전자는 파운드리 점유율 확대라는 구조적 과제를 안고 있습니다. 1.4nm 시대에서 기술 선도 이미지를 확보하지 못하면 고객 유치가 어려워질 수 있습니다. High NA EUV는 기술 신뢰를 보여주는 상징이자 실질적 무기입니다.
메모리 분야에서는 SK hynix의 전략이 주목됩니다. 고대역폭메모리 수요 급증으로 DRAM 공정에서도 EUV 레이어 수가 빠르게 증가하고 있습니다. 1c 세대 이후 공정에서는 High NA EUV 활용 가능성이 커집니다. 로직 못지않게 메모리에서도 미세화 압박이 심화되고 있기 때문입니다.
반면 TSMC는 1.4nm 노드에서 High NA EUV를 채택하지 않는 전략을 선택했습니다. 그 배경은 비용 대비 생산성입니다. 장비 가격 상승, 공정 안정화 기간, 고객 가격 전가 가능성 등을 종합 고려한 결정입니다. 이미 2nm 웨이퍼 가격이 약 3만 달러 수준으로 알려진 상황에서 추가 비용 증가는 부담이 될 수 있습니다.
다음 표는 각 기업의 전략을 요약한 것입니다.
| 기업 | High NA EUV 도입 | 전략 방향 | 핵심 리스크 |
| 인텔 | 선제 도입 | 기술 반전 가속 | 수율 안정화 |
| 삼성전자 | 도입 확대 | 파운드리 점유율 확대 | CAPEX 부담 |
| SK하이닉스 | 메모리 적용 확대 | DRAM 미세화 대응 | 공정 복잡성 |
| TSMC | 1.4nm 미채택 | 비용 효율 중심 | 기술 이미지 |
| 라피더스 | 도입 검토 | 국가 지원 기반 추격 | 생산 경험 |
High NA EUV 경쟁은 단순한 장비 확보 경쟁이 아닙니다.
첫째, 기술 완성도입니다. 1.4nm는 공정 오차 허용 범위가 극도로 좁습니다.
둘째, 비용 구조입니다. 공장 단위 투자 규모는 수조 원에 달합니다.
셋째, 생태계 통합입니다. 설계 고객, 패키징, 소재, 장비 협력사까지 포함한 공급망 안정성이 장기 경쟁력을 좌우합니다.
2027년에서 2028년 양산 데이터가 실질적 승자를 가를 것입니다. 장비 선점이 시장 점유율로 직결될지, 아니면 통합 공정 역량이 더 큰 힘을 발휘할지는 아직 확정되지 않았습니다.
분명한 사실은 1.4nm 경쟁이 단순한 기업 간 경쟁을 넘어 기술 자립성과 산업 주권의 문제로 확장되고 있다는 점입니다. High NA EUV는 그 시험대 한가운데 서 있습니다.
